工作內容
1.堆疊通道元件(NSFET, CFET, etc.)技術開發及相關製程平台建立。
2.用於2奈米技術節點以下之晶背供電(BS-PDN)製程技術開發與平台建立。
3.其他主管交辦事項。
工作說明
-
工作縣市:新竹縣市
- 上班地點:新竹市
-
工作待遇:面議
-
上班時段:日班,每日上午8:00至下午17:00
-
需求人數:1
條件要求
-
工作經歷:
工作經歷不拘
-
學歷要求:博士
-
科系要求:
電機電子工程相關
-
專長需求:
-
擅長工具:
Excel PowerPoint Word
- 具備駕照:
-
其他條件:
1.熟悉半導體元件物理相關知識。
2.具備半導體元件研發或製程整合技術相關經驗者尤佳。
3.薪資考量依學經歷、工作內容、專業技能等因素核給。
