工作內容
(1)RTL coding for baseband design (2) FPGA implementation
工作說明
-
工作縣市:新竹縣市
- 上班地點:新竹市
-
工作待遇:面議
-
上班時段:日班,08:00~17:30
-
需求人數:1 ~ 2
條件要求
-
工作經歷:
工作經歷不拘
-
學歷要求:碩士
-
科系要求:
電機電子工程相關
-
專長需求:
-
擅長工具:
Matlab FPGA RTL Verilog VHDL
- 具備駕照:
-
其他條件:
(1)須具備數位通訊系統背景知識 (2)能與團隊成員合作和經驗分享 (3)具獨立思考與解決問題能力
